邏輯芯片又叫可編程邏輯器件，英文 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設計一般的數(shù)字系統(tǒng)的需要。

存儲芯片，是嵌入式系統(tǒng)芯片的概念在存儲行業(yè)的具體應用。因此，無論是系統(tǒng)芯片還是存儲芯片，都是通過在單一芯片中嵌入軟件，實現(xiàn)多功能和高性能，以及對多種協(xié)議、多種硬件和不同應用的支持。

邏輯芯片和存儲芯片的區(qū)別

邏輯芯片的工藝目前還在20nm左右，比如Intel的CPU，而存儲芯片都已逼近10nm，比如閃存，到底2者有何不同？

1） 差異：兩種芯片工藝的不同主要是由兩種芯片的核心部件-晶體管的結(jié)構/工作模式的差異造成，可參考半導體器件相關的書籍和論文。

2） 尺寸：從gate length這個指標來看，你說的沒錯，2D NAND Flash的uncontacted poly的half pitch目前已經(jīng)優(yōu)于14/16nm FINFET的Lg。根據(jù)ITRS 2015數(shù)據(jù)，前者為15nm，后者為24nm。[1]

3） 命名：但需要說明的是，半導體工業(yè)界對邏輯產(chǎn)品（MPU/ASIC）和非揮發(fā)存儲器(Flash)的工藝節(jié)點（technology node）的命名是不同的。在相當長1段時間內(nèi)，前者用的是contacted metal line的half pitch，后者用的是uncontacted poly（floating gate）的half pitch。前者的physical Lg實際上比節(jié)點數(shù)字更小，而后者中的SL/BL的Lg比節(jié)點數(shù)字更大。[2]

4） 新結(jié)構：然而3）中的定義方式隨著近幾年新型器件的步入市場也發(fā)生了變化，如FINFET和3D NAND。以2）中所舉例的14/16nm FINFET工藝為例，其contacted metal line的half pitch為2⑧nm，而非標稱的14/16nm。而3D NAND的節(jié)點命名已改為minimum array half pitch，約為⑧0nm。[1]

5） 估算：由于標稱節(jié)點數(shù)字與實際工藝參數(shù)之間的差異，以及各家公司的命名也存在差異，易造成混亂，于是ASML給出了1個估算式，可以根據(jù)各家公司的實際工藝參數(shù)推算出1個與標稱節(jié)點數(shù)字相近的數(shù)字，目前為業(yè)界所普遍采用。[3]

6） 先進度：目前，兩種芯片的結(jié)構存在較大差異，且各自有各自的評價方式，所以并不好說誰的工藝技術更先進，只能說分別在自己的道路上追求更加極致的性能。